TSMC의 연구 개발 책임자이자 기술 연구 부국장인 Philip Wong은 이번 주에 31번째 핫칩 행사 연설에서
"어쨌든 무어의 법칙은 여전히 유효하고 좋은 상태입니다. 죽지 않았고, 느려지지 않았으며, 아프지 않았습니다." 라고 말했습니다.
라이브 슬라이드에서 TSMC는 2050년을 앞두고 심지어 트랜지스터가 수소 원자 규모인 0.1nm에 도달할 수 있다고 말합니다.
기사 전문 : https://quasarzone.co.kr/bbs/board.php?bo_table=qn_hardware&wr_id=312048
양자 컴퓨터가 랩탑 사이즈로 압축되면 모를까 예측 불가입니다. 지금 쓸 수 있는 분야도 다르고.
양자컴터는 극저온 환경을 구성해야해서 앞으로 갈 길이 멀죠
노인학대는 이제 그만...
다중코어 CPU들이 보편화되고 대신 클럭은 늘어나지 않을거에요. 오히려 줄어들 가능성도 있습니다. 클럭이 올라가려면 전압을 높혀야되는데, 트랜지스터가 작으면 전압을 높힐수가 없어요.
여기서 말하는 1nm는 실질크기라기보다는 비메모리 반도체에서 3D적층같은 기술로 인한 것으로, 앞으로는 3D NAND메모리가 단층의 밀도는 2D의 30nm 수준이지만 적층으로 10nm 이하의 밀집도를 가지는 것처럼- 계산시는 지금의 7nm와 비슷하거나 크지만 실질적으로 계산하면 1nm이하라는 낮은 공정으로 가게 된다는 그런 거인고 같네요
0.1나노 공정이라니.. 상상이 안된다, 그때쯤되면 헥사코어나 옥타코어같은 다중코어 CPU들도 보편화되고 클럭도 5기가씩 찍고 그러려나..
HONEUS4 호메
다중코어 CPU들이 보편화되고 대신 클럭은 늘어나지 않을거에요. 오히려 줄어들 가능성도 있습니다. 클럭이 올라가려면 전압을 높혀야되는데, 트랜지스터가 작으면 전압을 높힐수가 없어요.
전압을 높일 필요가 없죠. 소자가 소형화되면 그만큼 필요 전압이 낮아지는데 기존 전압을 유지만 하더라도 소자입장에서는 자신한테 가해지는 전압이 높아지는게 되므로 그게 자연스레 클럭상승으로 되는건데
그때쯤 되면 양자컴퓨터 써야지 누가 실리콘웨이퍼칩을 쓰겠나.
실루엣
양자 컴퓨터가 랩탑 사이즈로 압축되면 모를까 예측 불가입니다. 지금 쓸 수 있는 분야도 다르고.
실루엣
양자컴터는 극저온 환경을 구성해야해서 앞으로 갈 길이 멀죠
양자 컴퓨터가 개인 영역으로 내려올 쯤이면, 아마 PC를 각자 보유하는 게 아니라 서비스를 네트워크로 받는 시대로 넘어갈 거예요. 네트워크가 한두 세대쯤 넘어가면 충분히 고사양 서비스를 커버리지로 소화 가능 할 겁니다. 양자 컴퓨터를 각 개인이 소유하는 건 무리죠. 극저온과 같은 유지 환경이 필요없는 획기적인 기술이 나오지 않는한.
호이라아아아
제 견해로는 VR은 솔직히 아직 해결할 게 너무 많습니다. AR은 상대적으로 빠른 접근성을 보이겠지만, 이쪽도 쌓여있는 과제가 한 둘이 아니고요. VR, AR은 아직 두고봐야 합니다. 배터리라든가 배터리라든가 배터리 때문에다가, 디스플레이도 마찬가지고요.
호이라아아아
음... 기왕 말 나온 김에 추가하자면, 8K나 16K급이 고속으로 처리되는 수준으로 디스플레이가 다다르면 그 이상 고해상도로 가는 것은 멈출 것 같습니다. 육안으로 구분이 어려워지지 않을까 하는데... 그러면 대충 필요한 리소스 한계지점은 정해지지 않을까요.
양자 컴퓨터는 상온초전도체가 나오지 않는 이상 일반인이 쓸 수가 없음.
양자컴이 가지고 있는 문제가 좀 있어서 전문가들도 회의적으로 봅니다. 1. 극저온 필요 2. 진동에 미친듯이 민감 3. 알고리즘이나 프로그래밍 패러다임이 기존것과 전혀 다름 (즉, 쌓여있는 각종 라이브러리가 무의미해짐) 이런 문제들때문에 상용화는 당장의 일은 아니고 아주 특수한 경우에서나 활용이 가능합니다.
양자컴퓨터가 보급되더라도 양자컴퓨터가 가진 특수성(불확실성) 때문에 일반 사용자들이 사용하기 보다는 특정 목적을 위한 전용 컴퓨터로 보급될 것 같네요. 예를 들어서 DB 제어나 보안 목적으로요.
사람의 욕망은 무한하고 소유욕은 하늘을 뛰어넘는데 왜 개인이 소유하는게 무리라고 하시는거죠? 충분히 가능합니다.
ㄴㅇㄱ
우리집 컴은 아직 요크필드 q9400.. 이게 45나노였나 그럴건데..
Kremlinn
노인학대는 이제 그만...
좀만 더 있음 0.01나노, 0.001나노 뿐만 아니라 0.0000001나노 도 돌파하는구나... 정말 무어의 법칙 그 한계는 대체 어디까지냐?
호이라아아아
ic회로를 그 크기로 만드는건 말도 안됨ㅋㅋ
일단 21년 5나노 23년 3나노 목표로 알고 있는데 한 28년쯤에 1나노 찍는다고 하면...
마지막으로 본 삼성 3nm 양산 계획이 21년이었던 거 같은데 TSMC는 23년인가요?
3nm 뽑을 공장이 22년인가부터 가동이라고 하는지라 늦어질 가능성이 높지만...
근데 원자 1개 사이즈면 전자들 그냥 넘어가는거 아님? ㅋㅋㅋㅋㅋ
여기서 말하는 1nm는 실질크기라기보다는 비메모리 반도체에서 3D적층같은 기술로 인한 것으로, 앞으로는 3D NAND메모리가 단층의 밀도는 2D의 30nm 수준이지만 적층으로 10nm 이하의 밀집도를 가지는 것처럼- 계산시는 지금의 7nm와 비슷하거나 크지만 실질적으로 계산하면 1nm이하라는 낮은 공정으로 가게 된다는 그런 거인고 같네요
이게 맞습니다. 또한 적층외에도 재료적인 측면에서도 실질 두께를 계산하는 방식이 있습니다. 기존에는 트랜지스터 만들때 필수적인 반도체-산화물-금속 구조를 실리콘-실리콘산화물-도핑한 실리콘으로 만들었었는데, 지금은 이중에서 산화물 층을 실리콘산화물보다 축전용량이 더 큰 하프늄산화물이나 지르코늄산화물로 대체해서 만들고 있습니다. 하프늄산화물을 쓰게 되면 같은 두께일 때 실리콘산화물보다 축전용량이 4~6배 정도인데, 이를 뒤집어서 EOT(Equivalent Oxide Thickness)라는 개념이 있습니다. 하프늄산화물을 사용해서 만든 트랜지스터가 실리콘산화물을 썼을 때 기준으로 두께가 얼마나 되는지를 제시하는것으로, 만일 하프늄산화물을 60nm두께로 형성했다면 EOT는 10nm로 표기하는 식이지요. 기사에서 말하는 0.1nm라는 것도 신소재 개발과 적층등의 새로운 구조 개발을 통해 만든 소자를 실리콘/실리콘산화물로 만들었을 때의 크기 및 두께를 말하는 것이지 실제 두께는 아닐거에요
2010년도에서 2020년까지 이만큼 발전했는데.. 2030년까지 얼마나 발전할지 감도 안온다..
흠.. 과연 0.1까지 내려갈것인가.. 기대되는군.