기존 램을 을 배치하는 방식
물리적인 거리가 있고 많이 넣을수록
공간이 없으니 거리가 멀어짐
거리가 있는 것 자체로 퍼포먼스에 영향을 줌
HBM는 위로 쌓는 방식
램 하나하나를 겹쳐서 올려서
물리적인 거리를 줄일 수 있음
그런데 이걸 압축, 접합해야되는데
이 공정 중 내부 회로가 망가질수도 있어서
고오급 기술이라고 함
삼성은 HBM에 크게 사업성이 있다고 ㅂㅈ 않았고
하이닉스는 꾸준히 개발해서 치고나가는 중인듯
|
|
|
깊은바다나미
추천 0
조회 79
날짜 06:53
|
|
std414
추천 1
조회 194
날짜 06:53
|
|
루리웹-1560510252
추천 0
조회 202
날짜 06:52
|
|
당글둥글당근
추천 31
조회 7852
날짜 06:52
|
|
猫ケ崎 夏步
추천 2
조회 71
날짜 06:52
|
|
이왕이렇게된거닉넴도바꾸고인증도
추천 1
조회 151
날짜 06:52
|
|
나혼자싼다
추천 68
조회 9889
날짜 06:50
|
|
나만정상인
추천 2
조회 148
날짜 06:49
|
|
GREEN_LEFT_DEMON
추천 1
조회 192
날짜 06:49
|
|
루리웹-5422515862
추천 1
조회 86
날짜 06:49
|
|
Pyadisto
추천 0
조회 273
날짜 06:49
|
|
루리웹-5422515862
추천 0
조회 58
날짜 06:48
|
|
묵달평
추천 3
조회 104
날짜 06:48
|
|
29250095088
추천 4
조회 336
날짜 06:48
|
|
스킵버튼참기1일차
추천 1
조회 143
날짜 06:48
|
|
루리웹-5422515862
추천 0
조회 79
날짜 06:48
|
|
타코야끼색연필
추천 0
조회 139
날짜 06:47
|
|
지구별외계인
추천 4
조회 205
날짜 06:47
|
|
당글둥글당근
추천 2
조회 188
날짜 06:47
|
|
펨붕베스트저장소
추천 1
조회 126
날짜 06:47
|
|
데스라운드
추천 0
조회 78
날짜 06:46
|
|
김골드
추천 0
조회 24
날짜 06:46
|
|
날으는붕어빵
추천 6
조회 392
날짜 06:46
|
|
신나맨69
추천 1
조회 219
날짜 06:43
|
|
당글둥글당근
추천 4
조회 241
날짜 06:43
|
|
루리웹-1317710423
추천 1
조회 230
날짜 06:42
|
|
카사 군
추천 5
조회 277
날짜 06:42
|
|
애플국희
추천 1
조회 143
날짜 06:42
|
삼성은 ㅂㅈ 가없었구나
냉각은 어떻게하려나
그건 메모리 자체를 생산하는 방식이고 HBM은 대역폭을 늘리는 방향을 핀당 전송속도를 늘리는게 아닌 핀개수를 늘리는 방향으로 잡은거
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고
저거 높이는 어떻게 되는거야. 기존 보드에 들어가나?
높이도 제덱 스펙으로 정해져있음 그리 높지 않음