* N3은 올해 3~4분기 중 양산되는 TSMC 3nm 1세대이고 N3e는 내년 3분기 출시 예정인 A17에 적용될 것으로 예상되는 개선된 TSMC 3nm 공정입니다.
TSMC와 삼성은 현재 3nm 공정 노드를 사용한 칩 생산 예정인 유일한 두 파운드리 회사이다. TSMC는 핀펫 트랜지스터를 3나노에 계속 사용할 계획이지만 삼성은 3나노에 GAA(Gate-All-Around) 아키텍처를 사용할 계획이다. 美 투자은행 모건스탠리는 TSMC가 자사의 강화된 3나노 공정 노드(N3e) 생산 일정을 한 분기 더 앞당긴다고 밝혔다고 wccftech는 전했다.
모건스탠리의 이 같은 소식은 대만 언론들이 TSMC가 3나노 수율에 어려움을 겪고 있다고 추측한 데 따른 것이다. 반도체 산업에서 공정 수율은 웨이퍼 한 장에 대한 품질관리 점검을 통과한 칩의 수로 정의되며, 비율이 높을수록 공정의 성숙도가 높아진다. TSMC와 같은 팹은 고객과 긴밀하게 협력하고 제품의 품질을 향상시키기 때문에 이 측정 기준을 완성하는 데 종종 시간을 투자합니다.
또한 이전에 TSMC가 낮은 수율로 인해 임시방편으로 도입한 것으로 추측되었던 N3b 노드의 존재도 언급하고 있다. 이전의 보고서들은 TSMC의 고객들이 수율 결함으로 인해 상대적으로 성숙도가 높은 5nm 노드를 고수하기로 선택했다고 추측했지만, 이것이 여전히 사실인지 여부는 불확실하다.
TSMC가 지난해 공유한 오리지널 N3 노드는 5nm 공정에 비해 밀도가 70% 더 높다는 공식 수치를 내놨다. 모건스탠리는 5nm 대비 60% 증가, 1세대 N3 대비 8% 감소라는 수치가 칩 제조업체가 공유한 추정치와 일치한다.
작년 TSMC의 2021년 3분기 어닝콜 에서 TSMC의 CEO인 Dr. CC Wei는 N3E 노드가 "더 나은 성능, 전력 및 수율로 개선된 제조 공정 창을 특징으로 할 것"이라고 설명 했습니다. 이 팹은 현재 최신 칩 제조 기술을 개발하기 위해 미국의 거대 칩 기업인 Intel Corporation과 경쟁하고 있으며, 이 측면에서 둘 다 생산을 간소화하고 시장 수요를 충족할 수 있는 동시에 새로운 기계를 구입하고 트랜지스터 크기를 줄이기 위해 경쟁하고 있다.
삼성 파운드리는 제조 공정 수율과 관련된 직급 내 부정 행위를 조사하고 있는 것으로 알려졌다.
2주전쯤엔 tsmc도 3나노 ㅈ같아서 힘들어한다고 하더니 벌써?
진짜 엄청나네...삼파는 3nm에서도 개똥을 쌀거 같던데
삼성은 언제쯤 좋은 소식이 올라올까...
삼성빼고 여기에 넣어야겠다
삼성전자는 4나노 수율 완전 망했다는데
진짜 엄청나네...삼파는 3nm에서도 개똥을 쌀거 같던데
삼성아..
삼성은 언제쯤 좋은 소식이 올라올까...
삼성빼고 여기에 넣어야겠다
다른 파운드리는 망했는데 tsmc는 매출을 위해서 가격 더 올리자
미디어텍도 엄청 올려도 될듯 저정도면 스냅처럼 비싸도 많이 사갈듯
2주전쯤엔 tsmc도 3나노 ㅈ같아서 힘들어한다고 하더니 벌써?
크으...
삼성전자는 4나노 수율 완전 망했다는데
밀도를 좀 줄여서 수율 확보하고 양산을 시작 실리도 명분도 약속도 지키네요
삼성 망하게 해주세요
더 절망적인 건 압도적 점유율을 바탕으로 벌어들인 엄청난 돈을 삼성 투자금액의 두세배로 재투자하고 있다는 점...; 그렇잖아도 기술이고 점유율이고 저만치 앞서가고 있는 TSMC 가 연구개발 투자 금액마저도 삼성을 압도함.. 도저히 따라갈 가능성이 안보임...