[ETC] TSMC, 기존 대비 활용면적이 3배 증가하는 사각형 웨이퍼 개발 중

[라스트리스]

TSMC가 첨단 멀티칩렛 프로세서에 대한 수요 증가에 대응하기 위해 직사각형 패널 형태의 기판을 사용하는 새로운 첨단 칩 패키징 방법을 개발 중이라고 Nikkei가 보도했습니다. 이 개발은 아직 초기 단계에 있으며 상용화까지는 몇 년이 걸릴 수 있지만, 상용화된다면 세계 최대 위탁 칩 제조업체에 중요한 기술적 변화가 될 것입니다.

TSMC의 새로운 방식은 300mm 직경의 웨이퍼 대신 510mm x 515mm 크기의 직사각형 기판을 사용하는 것으로 알려졌습니다. 이 패널은 기존의 300mm 원형 웨이퍼보다 사용 가능한 면적이 약 3.7배 더 넓어 웨이퍼당 더 많은 칩을 생산할 수 있고 가장자리에서 낭비를 줄일 수 있습니다. 그러나 새로운 방식에는 새로운 장비가 필요하므로 TSMC는 기존의 팹 도구를 사용할 수 없습니다. 이 보고서에 따르면 TSMC는 현재 이 새로운 패키징 기술에 대해 장비 및 재료 공급업체와 협력하고 있지만 자세한 내용은 밝히지 않았습니다.

닛케이가 발표한 TSMC의 성명은 "[TSMC]는 패널 레벨 패키징을 포함한 고급 패키징의 진행 상황과 개발을 면밀히 모니터링하고 있다"고 밝혔습니다.

CoWoS(칩 온 웨이퍼 온 기판)와 같은 회사의 현재 첨단 칩 패키징 기술은 300mm 실리콘 웨이퍼를 사용하며 Nvidia, AMD, Amazon 및 Google과 같은 고객을 위한 AI 프로세서를 생산하는 데 매우 중요합니다. 그러나 AI 칩의 크기와 복잡성이 증가함에 따라 이러한 방법의 효율성이 떨어질 수 있어 새로운 직사각형 기판의 필요성이 제기되고 있다고 Nikkei는 말합니다.

직사각형 기판으로 전환하는 것은 기술적으로 까다롭고 생산 도구와 재료에 상당한 변화가 필요합니다. 칩 생산에 필요한 정밀도는 디스플레이 및 PCB 제조에 필요한 정밀도보다 높기 때문에 이러한 전환은 복잡합니다.

직사각형 기판으로의 전환은 5년에서 10년이 걸릴 것으로 예상되는 장기적인 계획으로 간주됩니다. 새로운 기판 모양을 수용하고 이 첨단 패키징 방법이 성공하려면 로봇 팔과 자동화된 자재 취급 시스템으로의 업그레이드를 포함한 대대적인 시설 점검이 필요할 것입니다.

TSMC의 막대한 자금력과 업계 영향력은 장비 제조업체의 적응을 촉진하는 데 매우 중요하지만, 이 계획이 실현될지는 아직 미지수입니다.

닛케이에 따르면 인텔과 삼성 등 다른 업계 업체들도 패널 레벨 패키징을 연구하고 있으며, 파워텍 테크놀로지와 같은 기업과 BOE 테크놀로지, 대만의 이노룩스와 같은 디스플레이 패널 제조업체도 반도체 산업으로 다각화하기 위해 이 기술에 투자하고 있는 것으로 알려졌습니다.

출처 : https://www.tomshardware.com/tech-industry/tsmc-explores-using-510x515-mm-rectangular-silicon-wafers-tripling-the-usable-area-of-current-300mm-diameter-tech