|
구구일오삼구구
추천 1
조회 15
날짜 04:41
|
올마인드
추천 0
조회 9
날짜 04:41
|
덴드로비움[후미카P]
추천 0
조회 7
날짜 04:41
|
키렌
추천 1
조회 20
날짜 04:41
|
나루가소점프
추천 0
조회 18
날짜 04:39
|
키렌
추천 1
조회 43
날짜 04:39
|
사이버렉카기사협회대리
추천 2
조회 67
날짜 04:38
|
팦팦
추천 3
조회 27
날짜 04:38
|
구강성교수 간장면-kc인증받음
추천 0
조회 50
날짜 04:38
|
이누가미 소라🥐🐻
추천 1
조회 39
날짜 04:38
|
WLH_
추천 3
조회 45
날짜 04:37
|
사이버렉카기사협회대리
추천 0
조회 108
날짜 04:37
|
키렌
추천 0
조회 68
날짜 04:37
|
루리웹-5413857777
추천 3
조회 154
날짜 04:36
|
약중독고양이
추천 1
조회 67
날짜 04:35
|
으아아아아살려줘
추천 0
조회 50
날짜 04:35
|
키렌
추천 0
조회 102
날짜 04:34
|
멧쥐은하
추천 0
조회 52
날짜 04:33
|
사이버렉카기사협회대리
추천 2
조회 258
날짜 04:33
|
해해
추천 1
조회 96
날짜 04:31
|
약중독고양이
추천 0
조회 126
날짜 04:30
|
사이버렉카기사협회대리
추천 2
조회 222
날짜 04:30
|
[이방인]
추천 2
조회 69
날짜 04:29
|
별빛도끼☄️⚒️
추천 0
조회 72
날짜 04:29
|
치르47
추천 0
조회 186
날짜 04:29
|
후방 츠육댕탕
추천 5
조회 227
날짜 04:28
|
사이버렉카기사협회대리
추천 1
조회 137
날짜 04:28
|
Loeit
추천 3
조회 120
날짜 04:28
|
삼성은 ㅂㅈ 가없었구나
냉각은 어떻게하려나
그건 메모리 자체를 생산하는 방식이고 HBM은 대역폭을 늘리는 방향을 핀당 전송속도를 늘리는게 아닌 핀개수를 늘리는 방향으로 잡은거
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고
저거 높이는 어떻게 되는거야. 기존 보드에 들어가나?
높이도 제덱 스펙으로 정해져있음 그리 높지 않음