무어의 법칙과 반도체 소형화가 둔화되면서 칩 제조업체들은 첨단 패키징 기술에 투자하기 시작했습니다. 여기에는 AMD의 3D V-Cache(TSMC의 CoWoIS 패키징 기반), Intel의 Foveros(메모리 및 컴퓨팅 로직의 3D 스태킹) 등이 포함됩니다. 세대가 거듭될 때마다 이러한 기술이 점점 더 복잡한 형태로 채택되는 것을 보게 될 것입니다. Intel의 Sapphire Rapids-SP는 회사의 서버 플랫폼에 처음으로 온다이 HBM 2 메모리를 사용할 예정입니다. 아마도 곧 출시될 Ponte Vecchio 슈퍼칩의 선구자일 것입니다.
얼마 전 AMD가 차세대 Epyc Genoa(Zen 4) 프로세서에서도 동일한 작업을 수행할 것이라는 소문이 있었습니다. 그러나 prohardver의 보고서에 따르면 그렇지 않을 것이며 AMD는 Milan-X를 Sapphire Rapids-SP의 라이벌로 포지셔닝할 것입니다.
보고서는 또한 Genoa의 하나 이상의 HBM 버전을 출시할 계획이 있었지만 몇 분기 전에 3D V-Cache 또는 Milan-X에 선호하여 폐기되었다고 주장합니다. 그 이유는 높은 대기 시간으로 인해 HBM 버전이 Zen 4와 캐시로 잘 작동하지 않았기 때문입니다. 또한 프로세서가 HBM과 쌍을 이룰 때 메모리 매핑 기술이 제대로 작동하지 않았습니다.
다른 하나는 HBM을 적중률을 높이기 위해 64바이트 캐시 라인을 사용하여 직접 매핑된 캐시(자세한 내용은 여기 참조)로 사용하는 것입니다. 그러나 이것도 3D V-Cache보다 성능이 좋지 않아 폐기되었습니다. 이러한 실패의 결과로 AMD는 Epyc 짝을 이루는 HBM 디자인을 Ice에 적용했습니다. 따라서 HBM 버전의 Milan 또는 Genoa를 볼 가능성은 거의 없습니다. 그러나 3D V-Cache는 곧 안정화될 것입니다.
원문 출처 hardwaretimes
=====================================================
요약.
인텔처럼 64바이트 케시라인의 맵핑된 영역 직접참조에서 (현세대 메모리-캐시 구조상) 캐시히트율 높이려고 hbm 도입을 해보려다가 해당 부분에서 3d v-cache 보다 퍼포먼스 떨어져서 다음부터 hbm 은 뺄 거 같다는 내용
리싸쑤!