기존 램을 을 배치하는 방식
물리적인 거리가 있고 많이 넣을수록
공간이 없으니 거리가 멀어짐
거리가 있는 것 자체로 퍼포먼스에 영향을 줌
HBM는 위로 쌓는 방식
램 하나하나를 겹쳐서 올려서
물리적인 거리를 줄일 수 있음
그런데 이걸 압축, 접합해야되는데
이 공정 중 내부 회로가 망가질수도 있어서
고오급 기술이라고 함
삼성은 HBM에 크게 사업성이 있다고 ㅂㅈ 않았고
하이닉스는 꾸준히 개발해서 치고나가는 중인듯
|
밍먕밀먕밍먕먕
추천 0
조회 2
날짜 14:51
|
|
야옹댕이
추천 0
조회 8
날짜 14:51
|
|
무관복
추천 0
조회 23
날짜 14:51
|
|
국사무쌍인생무상
추천 0
조회 15
날짜 14:51
|
|
마 키
추천 1
조회 19
날짜 14:51
|
|
루리웹-8463129948
추천 0
조회 26
날짜 14:51
|
|
카무이1아쿠아
추천 0
조회 12
날짜 14:51
|
|
블랙워그래이몬
추천 0
조회 15
날짜 14:51
|
|
루리웹-2809288201
추천 0
조회 19
날짜 14:50
|
|
루리웹-9116069340
추천 1
조회 46
날짜 14:50
|
|
토코♡유미♡사치코
추천 0
조회 10
날짜 14:50
|
|
묻지말아줘요
추천 3
조회 113
날짜 14:50
|
|
키웠으니 아끼라
추천 1
조회 85
날짜 14:50
|
|
압디보고카🔥🤖
추천 1
조회 18
날짜 14:50
|
|
빛의운영자スLL
추천 0
조회 27
날짜 14:50
|
|
비취 골렘
추천 4
조회 100
날짜 14:49
|
|
진리는 라면
추천 0
조회 59
날짜 14:49
|
|
위 쳐
추천 0
조회 32
날짜 14:49
|
|
루리웹-0070324915
추천 1
조회 54
날짜 14:49
|
|
루리웹-7864041471
추천 0
조회 22
날짜 14:49
|
|
피파광
추천 3
조회 142
날짜 14:49
|
|
능지하락
추천 0
조회 23
날짜 14:49
|
|
녹차보리레몬차
추천 0
조회 20
날짜 14:49
|
|
햐쿠만텐바라살로메
추천 0
조회 28
날짜 14:49
|
|
팔란의 불사군단🌰
추천 0
조회 18
날짜 14:49
|
|
Spy-family
추천 0
조회 50
날짜 14:49
|
|
버거머거용
추천 0
조회 49
날짜 14:49
|
|
칼퇴의 요정
추천 1
조회 61
날짜 14:49
|
삼성은 ㅂㅈ 가없었구나
냉각은 어떻게하려나
그건 메모리 자체를 생산하는 방식이고 HBM은 대역폭을 늘리는 방향을 핀당 전송속도를 늘리는게 아닌 핀개수를 늘리는 방향으로 잡은거
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고
저거 높이는 어떻게 되는거야. 기존 보드에 들어가나?
높이도 제덱 스펙으로 정해져있음 그리 높지 않음