기존 램을 을 배치하는 방식
물리적인 거리가 있고 많이 넣을수록
공간이 없으니 거리가 멀어짐
거리가 있는 것 자체로 퍼포먼스에 영향을 줌
HBM는 위로 쌓는 방식
램 하나하나를 겹쳐서 올려서
물리적인 거리를 줄일 수 있음
그런데 이걸 압축, 접합해야되는데
이 공정 중 내부 회로가 망가질수도 있어서
고오급 기술이라고 함
삼성은 HBM에 크게 사업성이 있다고 ㅂㅈ 않았고
하이닉스는 꾸준히 개발해서 치고나가는 중인듯
|
|
|
29250095088
추천 0
조회 1
날짜 15:13
|
|
Acek
추천 0
조회 1
날짜 15:13
|
|
루리웹-2367638790
추천 0
조회 4
날짜 15:13
|
|
듐과제리
추천 0
조회 16
날짜 15:13
|
|
여긴ㅇㅅㅇ하는사람없어서좋다
추천 0
조회 10
날짜 15:13
|
|
Meisterschale
추천 0
조회 15
날짜 15:12
|
|
계왕권
추천 3
조회 22
날짜 15:12
|
|
치르47
추천 1
조회 41
날짜 15:12
|
|
루리웹-9116069340
추천 1
조회 23
날짜 15:12
|
|
김곤잘레스
추천 0
조회 13
날짜 15:12
|
|
루리웹-5881978549
추천 0
조회 17
날짜 15:12
|
|
멧쥐은하
추천 0
조회 15
날짜 15:12
|
|
에메랄드마운틴
추천 1
조회 56
날짜 15:12
|
|
당황한 고양이
추천 0
조회 29
날짜 15:12
|
|
지나가던 러브라이버
추천 2
조회 52
날짜 15:11
|
|
페도대장
추천 1
조회 38
날짜 15:11
|
|
접었는데또하네
추천 1
조회 32
날짜 15:11
|
|
☆더피 후브즈☆
추천 1
조회 78
날짜 15:11
|
|
Pasalina．
추천 1
조회 47
날짜 15:11
|
|
키웠으니 아끼라
추천 1
조회 12
날짜 15:11
|
|
지구별외계인
추천 0
조회 73
날짜 15:11
|
|
루리웹-1597531891
추천 0
조회 46
날짜 15:11
|
|
토종산 펭귄
추천 2
조회 18
날짜 15:11
|
|
ump45의 샌드백
추천 3
조회 26
날짜 15:11
|
|
에르타이
추천 1
조회 18
날짜 15:11
|
|
플빠웹18
추천 7
조회 120
날짜 15:11
|
|
-JH-
추천 0
조회 37
날짜 15:10
|
|
덴드로비움[후미카P]
추천 2
조회 46
날짜 15:10
|
삼성은 ㅂㅈ 가없었구나
냉각은 어떻게하려나
그건 메모리 자체를 생산하는 방식이고 HBM은 대역폭을 늘리는 방향을 핀당 전송속도를 늘리는게 아닌 핀개수를 늘리는 방향으로 잡은거
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고
저거 높이는 어떻게 되는거야. 기존 보드에 들어가나?
높이도 제덱 스펙으로 정해져있음 그리 높지 않음