[기타] 삼성전자·TSMC 내년 3나노 경쟁…“삼성, 엑시노스부터 적용”

[요트맨470]

- 삼성전자는 최근 중국 상하이에서 열린 ‘파운드리 2021’ 행사에서 회사의 최신 파운드리 로드맵을 공개

- 삼성전자는 로드맵을 통해 2023년 2세대 3나노 반도체 공정 양산을 시작할 것이라고 밝혀

- 1세대 3나노급 반도체가 삼성전자 자체 제품에 쓰일 가능성이 큰 것으로 해석

출처 : https://www.asiatoday.co.kr/view.php?key=20210713010007779

[루리웹-6308473106]

삼성이 엑시노스를 못 버리는게
저런것도 있구만

[수피론]

rfic부터해서 회로설계의 꽃인데
버릴 이유가 없죠.

[presiddd]

A시리즈나 스냅 못이기는건 그나마 이해가 가는데
같은 똥말리 들어간 기린한테도 게이밍성능 탈탈 털리는거 보면 반성해야지

[5곡코코볼]

말리코어 조온나게 박아서넣어서그럼
전성비랑 발열은 말할필요도 없고...

[하인즈청국장]

트렌지스터 밀도가 받쳐주질 못하는데 미세공정 로드맵만 동급이면 뭐하나

[CMetroC]

삼성이랑 TSMC랑 실제 제품 밀도차이 의외로 많이 없음 공정성능이 좀 밀리는거지 밀도는 전혀 문제가 아님.

[하인즈청국장]

https://en.m.wikipedia.org/wiki/5_nm_process
남
그것도 엄청

[하인즈청국장]

동일 노드상 선폭 밀도 전부 다 밀림 그러니 웨이퍼당 가성비도 차이가 나고 삼성은 이걸 못따라잡으니까 GAA 데뷔만 앞당기려고 하지만 당장 GAA로 바꾸면 설계단가도 올라가서 아무도 발빠르게 움직이려 하지 않음

[CMetroC]

거기서 나온건 가능한 최대밀도 수치고 실제로 나온 제품들 비교하면 밀도차이 의외로 안나요. 삼성 8나노 사용하는 엔비디아 암페어랑 7나노 TSMC 사용하는 AMD 6천대 RDNA2 칩들이랑 실제 밀도는 의외로 크게 차이없죠. 그리고 5nm 사용하는 애플 A14 밀도를 보면 134.09 MTR/mm^2 인데 그건 TSMC 5nm 최대밀도인 173MTR/mm^2 에 많이 못미쳐요. 삼성이 의외로 공개스펙이랑 실제품 밀도차이가 많이 없는거 보면 삼성 4/5nm나 TSMC 5nm나 실제 제품 밀도는 큰 차이가 없을거임. 지금 삼성 문제는 성능이지 밀도는 큰 문제가 아님.

[CMetroC]

그래서 삼성이 성능으로 따라잡으려고 GAAFET시기를 앞당기는거지 밀도는 크게 문제될게 없음 TSMC스펙 자세히 보면 로직쪽은 크게 밀도가 주는 반면 인터커넥이라던지 캐시쪽은 밀도가 많이 안줄어서 실제품 밀도가 애플 A시리즈 칩만 봐도 공개된 TSMC스펙에 비해서 크네 밀도가 줄지 않는게 그 이유임.

[센터방]

최대 이론상 수치를 보지 말고 실제품 수치를 보세요. 위에 CMetroC 님 말씀처럼 실제품에서는 거의 차이 안납니다.