기여운여왕님
추천 0
조회 25
날짜 00:54
|
k3nko
추천 2
조회 86
날짜 00:54
|
[Azoth]
추천 3
조회 148
날짜 00:53
|
미식이🥐🐏
추천 21
조회 418
날짜 00:53
|
근성장
추천 4
조회 202
날짜 00:53
|
토코♡유미♡사치코
추천 0
조회 61
날짜 00:53
|
리시빙트랜스미션
추천 8
조회 261
날짜 00:53
|
Exhentai
추천 3
조회 130
날짜 00:53
|
니야니야교수
추천 1
조회 53
날짜 00:53
|
놀란수달
추천 0
조회 37
날짜 00:53
|
루리웹-3196247717
추천 2
조회 100
날짜 00:53
|
루리웹-6719142719
추천 4
조회 145
날짜 00:53
|
토와👾🪶🐏
추천 15
조회 229
날짜 00:53
|
Baze_rald
추천 4
조회 155
날짜 00:53
|
버튜버놀이🛸💜🪶💫
추천 5
조회 149
날짜 00:52
|
루리웹-7163129948
추천 0
조회 58
날짜 00:52
|
소라카리
추천 15
조회 252
날짜 00:52
|
cucul🌸
추천 9
조회 144
날짜 00:52
|
아듀 월섬
추천 0
조회 20
날짜 00:52
|
REtoBE
추천 2
조회 132
날짜 00:52
|
세모까유
추천 0
조회 35
날짜 00:52
|
Elpran🐻💿⚒️🧪🐚
추천 8
조회 200
날짜 00:52
|
책중독자改
추천 6
조회 99
날짜 00:52
|
죄수번호 탈출한다
추천 0
조회 98
날짜 00:52
|
엑셀불릿
추천 0
조회 70
날짜 00:52
|
MooGooN
추천 0
조회 70
날짜 00:52
|
아라라기 코요미
추천 2
조회 135
날짜 00:52
|
오쿠 압력밥솥
추천 1
조회 30
날짜 00:52
|
삼성은 ㅂㅈ 가없었구나
냉각은 어떻게하려나
그건 메모리 자체를 생산하는 방식이고 HBM은 대역폭을 늘리는 방향을 핀당 전송속도를 늘리는게 아닌 핀개수를 늘리는 방향으로 잡은거
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고
저거 높이는 어떻게 되는거야. 기존 보드에 들어가나?
높이도 제덱 스펙으로 정해져있음 그리 높지 않음